طراحی «اسنابر» برای حفاظت مدارهای الکترونیک قدرت - بخش 2

.

.

طراحی اسنابر مقاومت – خازن

اسنابر مقاومت – خازن‌ یا «اسنابر RC»، که مانند شکل 4 بر دو سر کلید قرار داده می‌شود، می‌تواند برای پایین آوردن قله‌ی ولتاژ در زمان قطع، و برای خفه‌کردن حالت نوسانی آن مورد استفاده قرار گیرد.

.

.

در اغلب حالت‌ها، فوت و فن‌های طراحی بسیار ساده‌ای به کار برده می‌شوند تا مقدارهای مناسب برای اجزای اسنابر (R_s و C_s) تعیین شوند. در حالاتی که طراحی بهینه‌تری مورد نظر باشد، روند طراحیِ پیچیده‌تری به کار برده می‌شود.

.

طراحی سریع اسنابر: برای دست‌یافتن به تضعیف شدید دامنه، باید شرط C_s > C_p برقرار باشد.‌ یکی از اولین انتخاب‌های خوب، در نظر گرفتن دو برابر مجموع ظرفیت خازنی خروجیِ کلید و مقدار تخمینیِ ظرفیت‌های خازنی ناشی از مونتاژ مدار است. R_s طوری انتخاب می‌شود که رابطه‌ی R_s = E_o / I_o برقرار باشد. این رابطه به معنی آن است که سهم ولتاژ داخلی ناشی از جریانی که از R_s عبور می‌کند، بزرگ‌تر از ولتاژ محدود شده‌ی خروجی باشد. توان تلفاتی در R_s را می‌توان از روی مقدار قله‌ایِ انرژیِ ذخیره‌شده در خازن C_s به دست آورد:

مقدار بالا انرژی تلفاتی در R_s است، هنگامی که خازن C_s شارژ و دشارژ شده باشد، طوری که میانگین توان تلفاتی در فرکانس کلیدگری (f_s) برابر باشد با:

بسته به مقدار نوسان‌های میرنده (رینگینگ^[1])، توان تلفاتی واقعی ممکن است کمی بیش‌تر از مقدار بالا باشد.

مثال‌های زیر چگونگی استفاده از این روش را نشان می‌دهند.

فرض کنیم که کلید ما ‌یک ترانزیستور ماسفت از نوع IRF740 باشد که در آن I_o = 5A و E_o = 160V است. در این افزاره ظرفیت خازنی خروجی C_oss = 170pF است و ظرفیت مونتاژ در حدود 40 پیکوفاراد خواهد بود.

با دو برابر کردن جمع این دو ظرفیت، به مقدار 420 پیکوفاراد می رسیم. هر اسنابر 500 ولتی با ظرفیتی میان 390 تا 470 پیکوفاراد برای حفاظت از این ماسفت مناسب خواهد بود. ما مقدار نزدیک‌تر به مقدار محاسبه را انتخاب می‌کنیم. بنابراین داریم C_o = 390pF . بیشینه‌ی توان تلف شونده در مقاومت اسنابر برابر است با:

 برای فرکانس کار 100 کیلوهرتزی، توان تلفاتی برابر است با P_diss = 1W زیرا:

با در نظر گرفتن ضریب اطمینان، برای این جا از ‌یک مقاومت 2 واتی استفاده خواهد شد. بهترین مقاومت‌ها در این کاربرد، «مقاومت‌های ‌ترکیبی کربنی^[2]» هستند چون این مقاومت‌ها در مقایسه با «مقاومت‌های لایه‌ی نازک^[3]» و ‌یا «مقاومت‌های سیمی^[4]» دارای «اندوکتانس داخلی^[5]» بسیار ناچیزی هستند.   به کار بردن «مقاومت‌های لایه‌ی کربن^[6]» هم تا جایی که برای تصحیح مقدار اهمی‌ برش‌های مارپیچی روی آن‌ها انجام نشده باشد، در اسنابرها مجاز است.

در صورتی که این روش آسان و عملی نتواند قله‌های ولتاژی را به شکل رضایت‌بخش محدود کند،‌ یا باید ظرفیت خازن اسنابر را بالاتر برد و‌ یا از روش بهینه‌سازی استفاده نمود.

.

اسنابر مقاومت –  خازن بهینه شده: در حالاتی که باید قله‌های ولتاژی به کمینه‌ی مقدار رسانده شده و همزمان در مورد توان تلفاتی نگرانی وجود داشته باشد، بایستی از روند طراحی بهتری استفاده گردد. در‌ یک مقاله‌ی علمی معتبر از «دکتر دبلیو. مک مورای^[7]»  روشی برای بهینه‌سازی اسنابرهای مقاومتی – خازنی شرح داده است. نکات برجسته‌ی این روش در زیر آمده است.

تعاریف زیر مورد استفاده قرار گرفته‌اند:

.

.

در فرآیند طراحی I_o, E_o و L_p فرض‌های معلوم هستند و بایستی مقادیر R_s و C_s تعیین شوند، طوری که‌یک قله‌ی ولتاژ قابل قبول (E₁) به دست دهند. تصویر 5 رابطه میان E₁/E_o و ضریب میرندگی را در مقادیر مختلف ضریب جریان داخلی در اختیار می‌گذارد. نکته‌ی کلیدی که این گراف به دست می‌دهد این است که برای ‌یک ضریب جریان داخلی معین، همیشه ‌یک مقدار بهینه‌ی ضریب میرندگی وجود دارد که پایین‌ترین قله‌ی ولتاژ را تامین می‌کند. نکته‌ی مهم دوم این است که کم‌ترین مقدار قله‌ی ولتاژ قابل دستیابی  توسط اندازه‌ی C_s تعیین می‌شود. در صورتی که به قله‌ی ولتاژ کمتری نیاز باشد، بایستی برای این خازن ظرفیت بزرگ‌تری در نظر گرفت. این امر به این معناست که در حالی که قله‌ی ولتاژ کاهش پیدا می‌کند، توان تلفاتی بالا می‌رود.

.

.

طراحی یک اسنابر مقاومتی – خازنیِ بهینه‌شده در صورت بهره‌گیری از گراف داده‌شده در تصویر 6، بسیار آسان است. فرآیند طراحی به صورت گام به گام به شرح زیر است:

1-     مقدارهای I_o, E_o و L_p تعیین شوند،

2-     بیشینه‌ی قله‌ی ولتاژ انتخاب گردد،

3-     نسبت E₁/E_o محاسبه شود،

4-     از روی گراف تعیین شوند،

5-     مقدارهای داده شده برای «ضریب جریان داخلی» و «ضریب میرندگی» برای مقدارهای R_s و C_s محاسبه شوند.

.

.

یک مثال واقعی را در این‌جا می‌آوریم: اگر I_o = 5A و Eo = 300V و L_p = 1µH و E₁ = 400V باشد، پس خواهیم داشت: E₁/E_o = 1/33 . با دنبال‌کردن خط چین و پیکان‌ها روی تصویر بالا مقدار «ضریب جریان داخلی» معادل 0/65 و مقدار «ضریب میرندگی» برابر 0/8 به دست می‌آید. با داشتن این اطلاعات، مقدارهای R_s و C_s را می توان تعیین کرد:

که برای خازن از یک 680 پیکوفاراد و برای مقاومت از یک 62 اهم استفاده خواهد شد.

در دو گراف بالا ظرفیت خازنی موازی در کلید و زمان انتقال در نظر گرفته نشده است. به طور کلی، مقدار بهینه برای R_s اندکی کمتر از مقدار محاسبه شده خواهد بود. البته، بهینه‌سازیِ دقیق‌تر با شبیه‌سازی عملِ کلیدگری با استفاده از «اسپایس» به دست می‌آید. این کار با مقادیر محاسبه شده برای R_s آغاز می‌شود. سپس به سادگی مقدارِ آن به قدری تغییر داده می‌شود تا مقدار بهینه پیدا شود. در کل، بازه‌ای که این مقدار بهینه در محدوده‌ی آن قرار دارد، آن قدر وسیع هست که بتوان برای R_s با خیال راحت از مقاومت‌هایی با تولرانس 5% استفاده نمود.

مثالی از بهینه‌سازی کردن R_s در تصویر زیر نشان داده شده است که در آن یک ماسفت از نوع IRF840 به عنوان کلید به کار رفته است. مقدار بهینه‌ برای مقاومت 51 اهم، و برای E₁ ولتاژ 363 ولت است. اگر R_s برابر 39 و یا 62 اهم باشد، ولتاژ E₁ بالاتر خواهد بود. به دلیل حضور ظرفیت خازنی موازیِ کلید، قله‌ی ولتاژ نهایی زیر 400 ولت است. اگر E₁ مجاز باشد که به 400 ولت افزایش پیدا کند، ظرفیت خازنی کوچک‌تری می‌تواند برای C_s به کار گرفته شود و در نتیجه، مقداری در توان تلفاتی صرفه‌جویی شود.

.

.

این مثال نشان‌دهنده‌ی اهمیت شبیه‌سازی و بهینه‌سازی در مدارهای اسنابری است که با استفاده از افزاره‌های مجزا ساخته می‌شوند. گراف‌ها طراح را وارد میدان بازی می‌کنند و شبیه‌سازی به او اجازه‌ی یک بازی خوب را می‌دهد.

.

تعیین مقدار L_p

مقدارهای E_o و I_o مستقیم از مدار می‌آیند. برای یافتن مقدار E₁ باید به «ندای وجدان^[8]» رجوع کرد! این مقدار به ولتاژ نامی^[9] کلید و «ضریب تقلیل ولتاژ^[10]» آن بستگی دارد. طراح باید «قله‌ی ولتاژ قابل قبول» را انتخاب کند. همه‌ی این سه کمیت بسیار واضح هستند. البته L_p مشخصه‌ای است که به طراحی چینش افزاره‌ها و فیبر مدار چاپی وابستگی دارد و در واقع به آسانی محاسبه‌پذیر نمی‌باشد. مقدار L_p در یک مدار را می‌توان با اندازه‌گیری چرخه‌ی یک دوره‌ی رینگینگ (T₁)، و سپس موازی‌بستن یک خازن با ظرفیت معلوم (C_test) به کلید، و در پایان با اندازه‌گیری دوباره‌ی دوره (T₂) تعیین کرد.  مقدار L_p از رابطه‌ی زیر پیدا می‌شود:

به طور معمول ظرفیت خازن تست را در حدود دو برابر ظرفیت کلید در نظر می‌گیرند.

روش دیگر برای تعیین مقدار L_p در مدارهای با توان‌های بالاتر، استفاده از «پله‌ی ولتاژی^[11]» (V_step) است که به خاطر dI/dt‌ی جریانِ عبوری در L_p در زمان وصل بر روی V_ce یا V_ds پدیدار می‌شود:

با بسته شدن کلید C_s شارژ می‌شود. این بدین معناست که به خاطر تخلیه‌ی C_s از طریق R_s، یک «پالس سوزنی جریان^[12]» علاوه بر جریان نرمال عبوری، از کلید خواهد گذشت. این یک پالس کوتاه انتقالی است که به سرعت نزول می‌کند، اما عملاً به جریان وصل افزوده می‌شود و باید در کار طراحی به حساب آورده شود. یادآور می‌شود که «اسنابرهای مقاومت – خازن – دیود» نیز، که در بخش بعدی این نوشتار به آن‌ها پرداخته خواهد شد، پالس‌های سوزنی جریانِ وصل را دارند، اما این پالس‌ها را می‌توان ساده‌تر کنترل کرد زیرا در آن مدارها لازم نیست که مقدار R_s برای به دست آوردن بیشینه‌ی تضعیفِ دامنه، بهینه سازی شود.

اسنابرهای مقاومت – خازنی برای به‌کارگیری در کاربردهای قدرت پایین و قدرت متوسط بسیار سودمند هستند، اما هنگامی‌که سطح توان بیش از چند صد وات بشود، تلفات درون اسنابر بسیار زیاد خواهد شد و در چنین مواردی باید به استفاده از انواع دیگرِ اسنابر فکر کرد. البته، اسنابرهای مقاومت – خازنی جایگاه خود را در تجهیزات قدرت بالا به عنوان شبکه‌ی تضعیف‌کننده‌ی ثانوی،  و مانعی در برابر رینگینگ‌های فرکانس بالا دارند. در این مصارف، اسنابرهای گفته‌شده تلفات انرژی بالایی ایجاد نمی‌کنند.

.

(بخش بعدی)

(بخش پیشین)

.

.

مطالب مرتبط:

طراحی «اسنابر» برای حفاظت مدارهای الکترونیک قدرت  - بخش 1

طراحی «اسنابر» برای حفاظت مدارهای الکترونیک قدرت  - بخش 3

طراحی «اسنابر» برای حفاظت مدارهای الکترونیک قدرت - بخش 4 (بخش پایانی)

.

.

پانویس ها:

[1] Ringing

[2] Carbon Composition Resistor

[3] Thin-Film Resistor

[4] Wire-Wound Resistor

[5] Self-Inductance

[6] Carbon-Film Resistor

[7] Dr. W. McMurray

[8] Judgment Call

[9] Voltage Rating

[10] Voltage Derating Factor

[11] Voltage Step

[12] Current Spike

.

www.etesalkootah.ir ||   2017-10-29 © 

2015 www.etesalkootah.ir  © All rights reserved.

تمامی حقوق برای www.etesalkootah.ir محفوظ است. بیان شفاهی بخش یا تمامی یک مطلب از www.etesalkootah.ir در رادیو،  تلویزیون و رسانه های مشابه آن با ذکر واضح "اتصال کوتاه دات آی آر" بعنوان منبع مجاز است. هر گونه  استفاده  کتبی از بخش یا تمامی هر یک از مطالب www.etesalkootah.ir در سایت های اینترنتی در صورت قرار دادن لینک مستقیم و قابل "کلیک" به آن مطلب در www.etesalkootah.ir مجاز بوده و در رسانه های چاپی نیز در صورت چاپ واضح "www.etesalkootah.ir" بعنوان منبع مجاز است.

.